# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-150792

(43)Date of publication of application: 30.05.2000

(51)Int.CI.

H01L 27/04 H01L 21/822 H01L 21/318 H01L 21/324 H01L 29/78

(21)Application number: 10-320092

(71)Applicant: AGENCY OF IND SCIENCE &

TECHNOL

(22)Date of filing:

11.11.1998

(72)Inventor: ARAI KAZUO

YOSHIDA SADAJI OKUMURA HAJIME NAGAI KIYOKO

**SEKIKAWA TOSHIHIRO** 


**FUKUDA KENJI** 

## (54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

## (57)Abstract:

PROBLEM TO BE SOLVED: To improve the electric characteristic of a semiconductor device so that the device may have a high dielectric breakdown voltage and a low interfacial level density.

SOLUTION: In a semiconductor device provided with a metallic layer formed on a semiconductor substrate containing silicon carbide in at least its uppermost layer through an insulator, the insulator is constituted by laminating an oxide film and/or a nitride film upon the lowermost aluminum nitride layer. In addition, after the insulator is formed on the semiconductor substrate or the metallic layer is formed on the insulator, hydrogen annealing or hydrogen plasma irradiation is performed.



## **LEGAL STATUS**

[Date of request for examination]

11.11.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3148982

[Date of registration]

19.01.2001

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-150792 (P2000-150792A)

(43)公開日 平成12年5月30日(2000.5.30)


(51) Int.Cl. <sup>7</sup>		識別記号	F I デーマコート*(参考)
H01L	27/04		H01L 27/04 C 5F038
;	21/822		21/318 B 5 F O 4 O
:	21/318		21/324 Z 5 F 0 5 8
:	21/324		29/78 3 0 1 G
	29/78		3 0 1 B
			審査請求 有 請求項の数4 OL (全 5 頁)
(21)出願番号		特願平10-320092	(71)出願人 000001144 工業技術院長
(22) 出願日		平成10年11月11日(1998.11.11)	東京都千代田区霞が関1丁目3番1号 (72)発明者 荒井 和雄 茨城県つくば市梅園1丁目1番4 工業技 術院電子技術総合研究所内 (72)発明者 吉田 貞史 茨城県つくば市梅園1丁目1番4 工業技 術院電子技術総合研究所内 (74)指定代理人 220000356 工業技術院電子技術総合研究所長
			最終頁に続く

## (54) 【発明の名称】 半導体装置及びその製造方法

## (57)【要約】

【解決手段】少なくとも最上層に炭化珪素を有する半導体基板上に、絶縁体を介して金属層を設けた半導体装置において、絶縁体を最下層に窒化アルミニウム、その上に酸化膜及び/或は窒化膜の1層又は2層以上を積層して構成すると共に、半導体基板上に絶縁体を形成後、或は絶縁体上に金属層を形成後に水素アニール処理乃至水素プラズマ照射処理を行う。

【効果】高絶縁破壊電圧で、しかも低界面準位密度の良好な電気特性を有する、半導体装置及び半導体装置が搭載された半導体集積回路を作製することができる。



10

【特許請求の範囲】

【請求項1】少なくとも最上層に炭化珪素を有する半導体基板上に、絶縁体を介して金属層を設けた半導体装置において、絶縁体を最下層に窒化アルミニウム、その上に酸化膜及び/或は窒化膜の1層又は2層以上を積層して構成したことを特徴とする半導体装置。

1

【請求項2】金属層を、アルミニウムを含有する合金或は不純物を含有するポリシリコン或はシリコンで構成する請求項1記載の半導体装置。

【請求項3】少なくとも最上層に炭化珪素を有する半導体基板上に、最下層に窒化アルミニウム、その上に酸化膜及び/或は窒化膜の1層又は2層以上を積層してなる絶縁体を形成し、その上に金属層を形成する半導体装置の製造方法において、絶縁体を形成した後、或は金属層を形成した後に水素アニールを行うことを特徴とする半導体装置の製造方法。

【請求項4】少なくとも最上層に炭化珪素を有する半導体基板上に、最下層に窒化アルミニウム、その上に酸化膜及び/或は窒化膜の1層又は2層以上を積層してなる絶縁体を形成し、その上に金属層を形成する半導体装置の製造方法において、絶縁体を形成した後、或は金属層を形成した後に水素プラズマ照射処理を行うことを特徴とする半導体装置の製造方法。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、低界面準位密度と高いゲート絶縁膜の破壊電圧を有する、半導体基板として、少なくとも最上層に炭化珪素を用いた、MIS構造、或はMIS電界効果型トランジスタ(metal-insula tor-semiconducter field-effect transistor)を搭載した半導体装置、半導体集積回路及びその製造方法に関する。

[0002]

【従来の技術】ワイドギャップ半導体である、炭化珪素 基板上に形成されたゲート絶縁膜/炭化珪素界面に発生 する界面準位密度は、シリコン基板を熱的に酸化して形 成された、ゲート酸化膜/シリコン界面に発生する界面 準位密度より1桁以上高く、低チャネル移動度の原因の 一つになっている。

【0003】そこで、最近炭化珪素と格子定数が近く、格子ミスマッチが0.9%である窒化アルミニウムを絶縁膜として使う研究が報告されているが、窒化アルミニウムの絶縁破壊電圧が低く、実際には使用できず問題になっている。

[0004]

【発明が解決しようとする課題】 そこで、この発明においてはSiC MISキャパシタ或はMISFETにおいて、窒化アルミニウムを用いたゲート絶縁膜の低絶縁破壊電圧の問題を解決することを目的とする。

【0005】更に、この発明においては上記ゲート絶縁 50 ることができる。

膜において窒化アルミニウム上に酸化膜或は窒化膜を形成する際に窒化アルミニウムと酸化膜或は窒化膜の間に 発生する高界面準位道度の問題を解決することを目的と する。

[0006]

【課題を解決するための手段】以上の課題を解決するため、この発明においては少なくとも最上層に炭化珪素を有する半導体基板上に、絶縁体を介して金属層を設けた半導体装置において、絶縁体を最下層に窒化アルミニウム、その上に酸化膜及び/或は窒化膜の1層又は2層以上を積層して構成した半導体装置を提案するものである。

【0007】なお、 炭化珪素 (SiC) には、3C-SiC、4H-SiC、6H-SiC、15R-SiCなど非常に多くのポリタイプがあるが、この発明において半導体基板として使用する炭化珪素はSiCであれば、何れのタイプのものでもよい。

【0008】また、半導体基板の構造は最上層がSiCで ・あれば、Si上に3C-SiCがある構造、6H-SiCや4H-SiC の上に3C-SiCがある構造でもよい。

【0009】半導体基板のSiC上にはMolecular-beam-epitaxy (MBE) 法或はMetalorganic-chemical-vapor-depsition (MOCVD) 法等の方法で窒化アルミニウムを形成した後、この上に酸化膜或は窒化膜を形成して絶縁体を設ける。

【0010】酸化膜乃至窒化膜としては、シリコン酸化膜乃至シリコン窒化膜が一般的であるが、これに限定されることなく、アルミニウム酸化膜、タンタル酸化膜、別の条件で作製した窒化アルミニウム膜、ガリウム窒化膜など何れの酸化膜乃至窒化膜でもよい。

【0011】また、窒化アルミニウム上の酸化膜乃至窒化膜は単層である必要はなく、2層以上の多層膜であってもよい。

【0012】窒化アルミニウム上への酸化膜乃至窒化膜の作製方法としては、MBE法の他に、CVD法、LPCVD法、プラズマCVD法、スパッタ法などの何れの方法も採用することができ、更に窒化アルミニウム上に金属層或は半導体層を形成した後、これらを酸化乃至窒化して形成してもよい。

40 【0013】一方、 絶縁体の酸化膜乃至窒化膜上に は、ゲート電極、配線層となる金属層が設けられるが、 これらの金属層は例えばアルミニウムを含有する合金、 或は不純物を含有するポリシリコン、シリコン等で構成 することができる。

[0014]

【作用】即ち、窒化アルミニウムだけでは実用に耐える 高耐圧絶縁膜にすることができないが、以上のように、 窒化アルミニウム上に酸化膜或は窒化膜を設けて絶縁膜 を構成することにより、実用に耐える高耐圧絶縁膜にす スニとができる

【0015】一方、窒化アルミニウム上への酸化膜乃至 **窒化膜の形成条件がずれると、窒化アルミニウムと酸化** 膜乃至窒化膜の界面準位が発生するが、この場合は窒化 アルミニウム上に酸化膜乃至窒化膜を形成した後に、水 素アニール処理乃至水素プラズマ照射処理を行うことに より、窒化アルミニウムと酸化膜乃至窒化膜との界面に 発生する界面準位密度を低減して、良好な容量-電圧(C - V)特性を有するMISキャパシタ及びMISFETを作製する ことができる。

【0016】ここで、水素アニール処理乃至水素プラズ マ照射処理は窒化アルミニウム上に絶縁膜を形成した直 後に行ってもよいが、絶縁膜上に金属層を形成した後に 行ってもよく、更にこれらの処理は単独で行ってもよい が、組み合わせて行ってもよい。

【0017】なお、水素アニールは温度400~1600℃、 アニール時間10~3時間、水素圧力0.1Pa~1.01×10<sup>5</sup>Pa の条件で行うことができ、また水素含有ガス雰囲気の圧 力は常圧(1.01×105Pa)に固定して、水素と不活性ガ スとの混合ガスにおいて水素濃度<水素流量/(水素流量 もよい。

#### [0018]

【実施例】以下、この発明の実施例を示す。

#### 実施例1

この発明の方法によりMISキャパシタの作製を以下の手 順で行った。半導体基板としては、8°オフした4H-Si Cのバルク基板<(0001)Si面、n型>の上に 5 μ m の 4 H-Si Cエピ層(n型、Nd-Na=1×10<sup>16</sup>/cm³)を形成した4H-SiC 基板を用いた。

【0019】これらの基板を、通常のRCA洗浄後、犠牲 酸化膜を形成しHF(フッ酸)で除去した。次に、MBE法 で50nmの窒化アルミニウム膜を形成した。更に、MBE法 或はCVD法で22nmのSi膜を形成した後、酸素流量(1L/分) で、1100℃で30分間酸化することにより、50nmのSiO2膜 を成膜した。

\*【0020】その後、温度1000℃、時間30分、水素圧力 5.6×103Paの条件で水素アニールを行った。そして、最 終的にはAIをゲート電極とオーミックコンタクトに用い てMOSキャパシタが作製した。完成した断面模式図を図1 に示す。

## 【0021】 実施例2

実施例1と同様な条件で半導体基板上に窒化アルミニウ ムを成膜し、シリコン窒化膜とシリコン酸化膜を設け、 更に実施例1と同様に水素アニール処理し、シリコン窒 化膜上にAIゲート電極を設けてMISキャパシタを作製し た。完成した断面模式図を図2に示す。

#### 【0022】 実施例3

この発明によるN型MISFETの作成例を次に示す。窒化ア ルミニウム上に絶縁膜上にポリシリコンをCVDで作製し た。次いで、リンをドープしてポリシリコン膜の抵抗を 下げる。その後、ポリシリコン膜、絶縁膜及び窒化アル ミニウムを選択的にエッチングしてゲートを作製する。 【0023】次に、全面に窒素、燐、砒素 (P型MISFET .を作製する場合は、アルミニウム、ボロン、フッ化ボロ +不活性ガス流量)>が0.5%~100%の混合ガスを用いて 20 ン、ベリリュウム)をイオン注入して、ソース、ドレイ ンを形成する。その後、低温でシリコン酸化膜を全面に 形成して、その上にホウ素とリンを含むシリコン酸化膜 を全面に形成した後、900℃で15分熱処理することによ り、このシリコン酸化膜を平坦化する。

> 【0024】その後、SOG膜を全面塗布し、エッチング する。次いで、選択的にシリコン酸化膜をエッチングし て、バファードフッ酸 (BHF) で洗浄後にトランジスタ へのコンタクト孔を開口する。更に、全面にスパッタ法 によりアルミニウム合金からなる金属配線層を形成し て、これをパターニングして所望の金属配線を形成す

## 【0025】比較例

MISキャパシタ試料の作製条件を下記の表1に示す。 【表1】

表 1 試料作成条件

試料a	窒化アルミニウムのみ
試料b	窒化アルミニウム+シリコン酸化膜
試料c	窒化アルミニウム+シリコン酸化膜+H <sub>2</sub> アニール
試料d	窒化アルミニウム+シリコン酸化膜+H。プラズマ

30

【0026】図3に、試料aの高周波CV曲線と理想曲線 との比較を示す。ここで、周波数 f は、 f = 100kHzで、 C=V、電流一電圧(I-V)特性は、シールドされた金属の箱 の中で暗闇の条件で測定した。破線は、25Vでの酸化膜 容量とNd-Na=8×10<sup>15</sup>/cm<sup>3</sup>から計算された理想曲線を示 す。

【0027】図3によれば、試料aは電圧をプラス側に印

加した場合の行きと帰りでヒステリシスはなく、フラッ トバンド電圧シフトは0.27Vと小さく、良好なCV特性を 示した。

【0028】下記の表2に試料の作製条件と絶縁破壊電 圧の関係を示す。

## 【表2】

試料	絶緣破壞電圧
試料 a	0.3MV/cm
試料 b,c,d	10MV/cm

【0029】これによれば、窒化アルミニウムだけだと、絶縁破壊電圧は、0.3MV/cmと実際の使用に耐えないが、窒化アルミニウム上にシリコン酸化膜を形成することにより、10MV/cmになり、実際の使用に十分に耐える絶縁破壊電圧になる。

【0030】しかし、窒化アルミニウム上の酸化膜の形成条件がずれた時には、窒化アルミニウムと酸化膜界面に界面準位が発生し、CV特性に1V程度のヒステリシスが観察された。

【0031】一方、試料c,dのように、窒化アルミニウム上に絶縁膜を形成した後に、水素アニール或は水素プラズマ照射をすることにより、窒化アルミニウムと絶縁膜界面に発生したダングリングボンドを水素で終端して、界面準位密度を軽減することにより、ヒステリシス

が消失して、良好なC-V特性を有する、MISキャパシタ 或はMISFETを作製することができる。

## [0032]

【発明の効果】以上要するに、この発明によれば高絶緑 10 破壊電圧で、しかも低界面準位密度の良好な電気特性を 有する、半導体装置及び半導体装置が搭載された半導体 集積回路を作製することができる。


## 【図面の簡単な説明】

【図1】この発明の一実施例を示すMIS構造の模式断面 図


【図2】この発明の他の実施例を示すMIS構造の模式断面

【図3】試料 a の高周波CV曲線と理想曲線との比較を示す図


【図1】



【図2】



【図3】



## フロントページの続き

(72) 発明者 奥村 元

茨城県つくば市梅園1丁目1番4 工業技

術院電子技術総合研究所内

(72)発明者 永井 清子

茨城県つくば市梅園1丁目1番4 工業技

術院電子技術総合研究所内

(72)発明者 関川 敏弘

茨城県つくば市梅園1丁目1番4 工業技

術院電子技術総合研究所内

(72)発明者 福田 憲司

茨城県つくば市梅園 1 丁目 1 番 4 工業技

術院電子技術総合研究所内

Fターム(参考) 5F038 AC03 AC05 AC14 EZ02 EZ14

EZ15 EZ16 EZ17 EZ20

5F040 DA19 DB01 DB09 DC02 EC04

ED07 EJ03 FC00 FC05 FC11

FC15

gradient de la constant de la consta

5F058 BA01 BA11 BB10 BD01 BD04

BD12 BF20 BF53 BF62 BH01

BH05 BJ10